Catalogo Articoli (Spogli Riviste)

OPAC HELP

Titolo:
PARASITIC COUPLING IN 3D TECHNOLOGIES
Autore:
BOUVIER S; BELLEVILLE M; MCDEVITT M; LECARVAL G;
Indirizzi:
CEA GRENOBLE,DEPT MICROTECHNOL,LETI,17 AVE MARTYRS F-35054 GRENOBLE 9FRANCE CEA GRENOBLE,DEPT MICROELECT,LETI F-35054 GRENOBLE 9 FRANCE
Titolo Testata:
Electronics Letters
fascicolo: 16, volume: 32, anno: 1996,
pagine: 1468 - 1470
SICI:
0013-5194(1996)32:16<1468:PCI3T>2.0.ZU;2-O
Fonte:
ISI
Lingua:
ENG
Soggetto:
SOI MOSFETS;
Keywords:
SILICON-ON-INSULATOR; VLSI;
Tipo documento:
Article
Natura:
Periodico
Settore Disciplinare:
Science Citation Index Expanded
Citazioni:
6
Recensione:
Indirizzi per estratti:
Citazione:
S. Bouvier et al., "PARASITIC COUPLING IN 3D TECHNOLOGIES", Electronics Letters, 32(16), 1996, pp. 1468-1470

Abstract

The influence of a conducting line located below an SOI transistor ispresented from a 3D integration perspective. Using numerical simulations, the authors analyse the behaviour of the back gate MOSFET, the parasitic bipolar transistor and the capacitive coupling for partially and fully depleted SOI transistors.

ASDD Area Sistemi Dipartimentali e Documentali, Università di Bologna, Catalogo delle riviste ed altri periodici
Documento generato il 20/09/20 alle ore 22:25:59